| 基于FPGA的改进积分型位同步环设计 |
| |
| 引用本文： | 杜勇,刘帝英,罗宇智. 基于FPGA的改进积分型位同步环设计[J]. 信息技术, 2013, 0(5): 129-132,136 |
| |
| 作者姓名： | 杜勇 刘帝英 罗宇智 |
| |
| 作者单位： | 酒泉卫星发射中心 |
| |
| 摘 要： | ![]()
介绍了积分型位同步环的原理。针对相位抖动的问题,提出了积分型位同步环的改进方案。采用模块化的设计思想,利用VHDL语言设计了改进的积分型位同步环,并在Xilinx的FPGA器件XC3S200-4FT200上进行了实现。利用Modelsim6.0软件对改进前后的位同步环进行了仿真测试,仿真结果表明,改进的位同步环可有效减少相位抖动,满足性能要求。
|
| 关 键 词： | 位同步 FPGA VHDL语言 |
Design of improvement integral bit synchronization loop based on FPGA |
| |
| DU Yong,LIU Di-ying,LUO Yu-zhi. Design of improvement integral bit synchronization loop based on FPGA[J]. Information Technology, 2013, 0(5): 129-132,136 |
| |
| Authors: | DU Yong LIU Di-ying LUO Yu-zhi |
| |
| Affiliation: | (Jiuquan Satellite Lunch Center,Jiuquan 732750,Gansu Province,China) |
| |
| Abstract: | ![]()
|
| |
| Keywords: | 位同步 FPGA VHDL语言 |
| 本文献已被 CNKI 等数据库收录！ |
|
