| 基于CSD编码的16位并行乘法器的设计 |
| |
| 引用本文： | 王瑞光,TIAN Li-bo.基于CSD编码的16位并行乘法器的设计[J].微计算机信息,2008,24(23). |
| |
| 作者姓名： | 王瑞光 TIAN Li-bo |
| |
| 基金项目： | 吉林省与中国科学院科技合作资金项目 |
| |
| 摘 要： | 文中介绍了二进制数的CSD(Canonic Signed-Digit)编码技术;针对目前CSD编码大都是用软件预先求得或基于查找表实现,本文设计了一种有/无符号二进制数的CSD码快速转换的电路结构,其速度快、占用资源少.该编码电路用于乘法器中可以减少一半的部分积数目,文中设计了一种16位有/无符号的乘法器,其采用了Wallace加法树和超前进位加法器,整个设计用Verilog HDL语言实现了RTL描述,并在Altera公司的FPGA上进行了实验验证,结果表明该乘法器是可行性的.
|
| 关 键 词： | 乘法器 CSD编码 Wallace树 超前进位加法器 |
Design of a 16-bit Parallel Multiplier based on CSD Algorithm |
| |
| WANG Rui-guang,TIAN Li-bo.Design of a 16-bit Parallel Multiplier based on CSD Algorithm[J].Control & Automation,2008,24(23). |
| |
| Authors: | WANG Rui-guang TIAN Li-bo |
| |
| Abstract: | |
| |
| Keywords: | FPGA |
| 本文献已被 万方数据 等数据库收录！ |
|
