| 用可编程逻辑器件进行组合电路设计时的延时分析 |
| |
| 引用本文： | 张辉,王淑娟,蔡惟铮. 用可编程逻辑器件进行组合电路设计时的延时分析[J]. 电气电子教学学报, 2006, 28(2): 22-25,37 |
| |
| 作者姓名： | 张辉 王淑娟 蔡惟铮 |
| |
| 作者单位： | 哈尔滨工业大学,电气工程及自动化学院,黑龙江,哈尔滨,150001;哈尔滨工业大学,电气工程及自动化学院,黑龙江,哈尔滨,150001;哈尔滨工业大学,电气工程及自动化学院,黑龙江,哈尔滨,150001 |
| |
| 摘 要： | ![]()
随着高校EDA教学的不断深入，学生往往只注重设计工具、编程语言的熟练程度，而忽视了电路设计中的一些基本问题。本文详细分析了组合电路中延时错误产生的原因，并提出了三种解决方法。
|
| 关 键 词： | 可编程逻辑器件 组合电路 延时 |
| 文章编号： | 1008-0686（2006）02-0022-05 |
| 收稿时间： | 2005-09-19 |
| 修稿时间： | 2005-09-192006-01-13 |
Delay Analysis of Combinational Circuit in Using Programmable Logic Device |
| |
| ZHANG Hui,WANG Shu-juan,CAI Wei-zheng. Delay Analysis of Combinational Circuit in Using Programmable Logic Device[J]. Journal of Electrical & Electronic Engineering Education, 2006, 28(2): 22-25,37 |
| |
| Authors: | ZHANG Hui WANG Shu-juan CAI Wei-zheng |
| |
| Affiliation: | School of Electrical Engineering and Automation, Harbin Institute of Technology, Harbin 150001, China |
| |
| Abstract: | ![]()
|
| |
| Keywords: | programmable logic device combinational circuit delay |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
