|
|||||
|
|
| 基于FPGA的新的DDS+PLL时钟发生器 | |
| 引用本文： | 王雅君,吴玉广,黎文福.基于FPGA的新的DDS+PLL时钟发生器[J].中国集成电路,2006,15(8):27-29. |
| 作者姓名： | 王雅君 吴玉广 黎文福 |
| 作者单位： | 西安电子科技大学微电子所 |
| 摘 要： | 针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案。且DDS避免正弦查找表,即避免使用ROM,采用滤波的方法得到正弦波。 |
| 关 键 词： | DDS PLL 正弦波查找表 ROM 相位控制字 频率控制字 |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |