| MIPS32指令集兼容的CPU模拟器设计 |
| |
| 引用本文： | 薛勃,周玉洁.MIPS32指令集兼容的CPU模拟器设计[J].计算机工程,2009,35(1):263-265. |
| |
| 作者姓名： | 薛勃 周玉洁 |
| |
| 作者单位： | 上海交通大学芯片与系统研究中心,上海,200240 |
| |
| 摘 要： | 描述一个与MIPS32指令集兼容的CPU模拟器设计方案，该方案用C语言描述处理器的硬件行为，模拟CPU指令的执行过程，实现MIPS32除浮点运算指令以外的所有指令，有大小可配的主存储器、指令和数据统一的二相关高速缓存Cache，内置类型可配的分支预测器和ELF文件解析器，并给出设计的应用实例。
|
| 关 键 词： | MIPS处理器 模拟器 高速缓存 分支预测 |
| 修稿时间： | |
Design of CPU Simulator Compatible with MIPS32 Instruction Set |
| |
| XUE Bo,ZHOU Yu-jie.Design of CPU Simulator Compatible with MIPS32 Instruction Set[J].Computer Engineering,2009,35(1):263-265. |
| |
| Authors: | XUE Bo ZHOU Yu-jie |
| |
| Affiliation: | VLSI & System Research Center;Shanghai Jiaotong University;Shanghai 200240 |
| |
| Abstract: | A design scheme of a CPU simulator which is compatible with MIPS32 instruction set is presented. It simulates hardware behavior of CPU by using C language, and it can implement all the MIPS32 instructions excluding floating-point instruction, such as parameterize main memory, unifies 2-way set associative instruction and data cache, embeding reconfigurable branch predictor and ELF interpreter. An application example is given. |
| |
| Keywords: | MIPS processor simulator cache branch prediction |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《计算机工程》浏览原始摘要信息 |
|
点击此处可从《计算机工程》下载全文 |
