| 时钟抖动和相位噪声对采样系统的影响 |
| |
| 作者姓名： | Brad Brannon |
| |
| 作者单位： | Brad Brannon（Analog Devices Inc） |
| |
| 摘 要： | 随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。
|
| 关 键 词： | 数据转换器 相位噪声 时钟电路 时钟抖动 中频采样 高分辨力 定时 采样系统 商用 系统设计 |
Understand the effects of clock jitter and phase noise on sampled systems |
| |
| Brad Brannon.Understand the effects of clock jitter and phase noise on sampled systems[J].EDN China,2005,12(3):66-66,68,70,72,74,76. |
| |
| Authors: | Brad Brannon |
| |
| Affiliation: | Analog Devices Inc |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
