| 一种高性能可重用Viterbi译码器的设计 |
| |
| 引用本文： | 朱胜,杨华中,董在望. 一种高性能可重用Viterbi译码器的设计[J]. 微电子学, 2005, 35(2): 217-220 |
| |
| 作者姓名： | 朱胜 杨华中 董在望 |
| |
| 作者单位： | 清华大学,电子工程系,北京,100084 |
| |
| 摘 要： | ![]()
设计了一个可重用、可升级的基四流水线结构Viterbi译码器.设计中采用了基四流水、前向追踪、同址写回和分块管理技术,并利用处理单元(PE: Process Element)互联技术,对译码器的结构进行了抽象和参数化处理,使卷积码生成多项式、PE个数和回溯深度等可根据实际需要重新配置.在TSMC 0.18 μm CMOS 工艺下, 成功地实现了带删除的64状态(4,1,6) Viterbi 译码器,电路规模仅3万门,译码速率可达12.5 Mbps,功耗为15 mW;在ST 0.13 μm CMOS工艺下,也获得了同样的性能,功耗仅为4.7 mW.该Viterbi译码器已被应用于DAB接收机芯片中.
|
| 关 键 词： | Viterbi译码器 前向追踪 处理单元 低功耗 可重用 可升级 |
| 文章编号： | 1004-3365(2005)02-0217-04 |
Design of a High-Performance Reusable Viterbi Decoder |
| |
| ZHU Sheng,YANG Hua-zhong,DONG Zai-wang. Design of a High-Performance Reusable Viterbi Decoder[J]. Microelectronics, 2005, 35(2): 217-220 |
| |
| Authors: | ZHU Sheng YANG Hua-zhong DONG Zai-wang |
| |
| Abstract: | ![]()
|
| |
| Keywords: | Viterbi decoder Trace forward Process element Low power Reusable Scalable |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
