| RTL综合中的格式剖别 |
| |
| 引用本文： | 谢巍,袁媛,张东晓,刘明业.RTL综合中的格式剖别[J].计算机学报,2001,24(1):99-105. |
| |
| 作者姓名： | 谢巍 袁媛 张东晓 刘明业 |
| |
| 作者单位： | 北京理工大学ASIC研究所, |
| |
| 摘 要： | 由于寄存器传输级（RTL）行为描述可以精确地确定数字系统的操作，所以寄存器传输级综合成为当前EDA行业的主流设计方法。实现从寄存器传输级行为描述到门级结构描述转换的RTL综合，是组合逻辑／时序逻辑综合理论在HDL（硬件描述语言）上的具体应用。设计寄存器传输级综合工具的基础是格式判别，即将行为描述中的组合逻辑与时序逻辑区分开来，利用组合逻辑综合与时序逻辑综合分别进行处理从而完成寄存器传输级综合，提出一种易于实现的格式判别方法，该方法利用赋值语句为核心的中间数据格式以及逻辑综合所能接受的条件判断此赋值语句组合是组合逻辑还是时序逻辑，并生成不同层次、功能相对独立的RT单元以便利用对应的组合逻辑综合或时序逻辑综合处理此RT单元，从而在实现RTL综合的过程中使组合逻辑综合和时序逻辑综合得到最大限度的重用。最后文中给出一些测试实例和结果分析，通过测试实例和结果分析表明该文提出手方法不但有效地区分了组合逻辑和时序逻辑，而且由于通过对组合逻辑综合和时序逻辑综合最大限度的重用，使寄存器传输级综合的开发时间大大缩短，此方法已经用于作者的RTL综合系统中。
|
| 关 键 词： | RTL综合 格式判别 时序逻辑 ASIC 专用集成电路 |
Format Discriminant in RTL Synthesis |
| |
| XIE Wei,YUAN Yuan,ZHANG Dong,Xiao,LIU Ming,Ye.Format Discriminant in RTL Synthesis[J].Chinese Journal of Computers,2001,24(1):99-105. |
| |
| Authors: | XIE Wei YUAN Yuan ZHANG Dong Xiao LIU Ming Ye |
| |
| Abstract: | |
| |
| Keywords: | RTL synthesis format discriminance combinational logic sequential logic |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
