|
|||||
|
|
| 单片集成并行流水线操作16×16位数字乘法器 | |
| 引用本文： | 洪志良,张新源.单片集成并行流水线操作16×16位数字乘法器[J].半导体学报,1992,13(8):511-514. |
| 作者姓名： | 洪志良 张新源 |
| 作者单位： | 复旦大学电子工程系 上海200433 (洪志良)，北京集成电路设计中心 北京100016(张新源) |
| 摘 要： | 本文介绍采用平行/流水线操作原理的16× 16位数字乘法器的工作原理和单片集成结果.整个电路由二相非重叠时钟控制,利用标准单元设计,由7000多门组成芯片,在双层铝布线的 2μm CMOS工艺上制备,能实现最高乘法操作每秒 7 MHz,芯片的面积为 8758 × 8878 μm. |
| 本文献已被 CNKI 等数据库收录！ | |
| 点击此处可从《半导体学报》浏览原始摘要信息 | |
| 点击此处可从《半导体学报》下载全文 | |