| 基于FPGA的AES密码协处理器的设计和实现 |
| |
| 引用本文： | 吕晓斌,杨峰,赵志新. 基于FPGA的AES密码协处理器的设计和实现[J]. 微电子学与计算机, 2005, 22(5): 121-123,127 |
| |
| 作者姓名： | 吕晓斌 杨峰 赵志新 |
| |
| 作者单位： | 信息工程大学信息工程学院网络工程系,河南,郑州,450002 |
| |
| 摘 要： | 文章基于FPGA设计了一种能完成AES算法加密的密码协处理器，设计中利用VirtexⅡ系列FPGA的结构特点，对AES算法的实现做了优化。实验证明，这种实现方式用较少的电路资源达到了较高的数据吞吐率。该密码协处理器还提供了和ARM处理器的接口逻辑，实现了用于加／解密和数据输入输出的协处理器指令．作为ARM微处理器指令集的扩展，大大提高了嵌入式系统处理数据加／解的效率，实现数据的安全传输。
|
| 关 键 词： | 协处理器 高级加密标准 现场可编程门阵列 密钥扩展 |
| 文章编号： | 1000-7180(2005)05-121 |
Design and Implementation of AES Crypto Coprocessor Based on FPGA |
| |
| LV Xiao-bin,YANG Feng,ZHAO Zhi-xin. Design and Implementation of AES Crypto Coprocessor Based on FPGA[J]. Microelectronics & Computer, 2005, 22(5): 121-123,127 |
| |
| Authors: | LV Xiao-bin YANG Feng ZHAO Zhi-xin |
| |
| Abstract: | |
| |
| Keywords: | Coprocessor Advance encryption standard Field programmable gate array Key expansion |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
