|
|||||
|
|
| 基于FPGA的以太网MII接口扩展设计与实现 | |
| 引用本文： | 许俊,林水生. 基于FPGA的以太网MII接口扩展设计与实现[J]. 电子设计应用, 2005, 0(5): 112-113 |
| 作者姓名： | 许俊 林水生 |
| 作者单位： | 成都电子科技大学通信与信息工程学院 |
| 摘 要： | 本文介绍了基于FPGA、功能经过扩展的以太网MII接口的硬件实现方法。硬件结构上由控制信号模块、分频器、异步FIFO缓冲和4B/5B编解码器4个部分组成。 |
| 关 键 词： | 100M以太网MII 奇偶分频器 4B/5B编解码 异步双口FIFO |
Implementation of Ethernet MII Based on FPGA |
|
| Abstract: | |
| Keywords: | FPGA |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |