| 跨时钟域间数据高速传输的设计与实现 |
| |
| 引用本文： | 曹轩,徐东明,亓立博. 跨时钟域间数据高速传输的设计与实现[J]. 西安邮电学院学报, 2012, 17(3): 82-85 |
| |
| 作者姓名： | 曹轩 徐东明 亓立博 |
| |
| 作者单位： | 1. 西安邮电学院通信与信息工程学院,陕西西安,710121
2. 清华大学电机工程与应用电子技术系,北京,100084 |
| |
| 摘 要： | 为了解决数字集成电路中跨时钟域间数据高速传输的问题,基于可编程逻辑器件提出一种利用格雷码判断先进先出存储器空满状态的思想及方法,并给出关键部分的硬件描述语言程序。相对于传统设计而言,跨时钟域传输的格雷码指针无需再次转化成二进制指针,而是同步到对方时钟域直接进行比较,这样既能减少逻辑资源的消耗,也能同时提高系统性能。
|
| 关 键 词： | 跨时钟域 可编程逻辑器件 格雷码 硬件描述语言 |
Design and implementation of data transmission with high-speed of clock domain crossing |
| |
| CAO Xuan,XU Dongming,QI Libo. Design and implementation of data transmission with high-speed of clock domain crossing[J]. Journal of Xi'an Institute of Posts and Telecommunications, 2012, 17(3): 82-85 |
| |
| Authors: | CAO Xuan XU Dongming QI Libo |
| |
| Affiliation: | 1.School of Communication and Information Engineering,Xi’an University of Posts and Telecommunication,Xi’an 710121,China; 2.Department of Electrical Engineering,Tsinghua University,Beijing 100084 China) |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
