| 高速乘法器的?? 性能比较 |
| |
| 引用本文： | 应征,吴金,常昌远,魏同立.高速乘法器的?? 性能比较[J].电子器件,2003,26(1):42-45. |
| |
| 作者姓名： | 应征 吴金 常昌远 魏同立 |
| |
| 作者单位： | 东南大学微电子中心,南京,210096 |
| |
| 摘 要： | 对基于阵列乘法器、修正布斯算法（MBA）乘法器、华莱士（WT）乘法器和MBA－WT混合乘法器的四种架构的32位乘法器性能进行了比较，在选择乘法器时，应根据实际应用，从面积、速度、功耗等角度权衡考虑。
|
| 关 键 词： | 乘法器 修正布斯算法 华莱士树 保存进位加法器 4∶2压缩器 |
| 文章编号： | 1005-9490(2003)01-0042-04 |
| 修稿时间： | 2002年9月9日 |
Comparison of High Speed Multipliers |
| |
| YING Zheng,?? ?? WU Jin,?? ?? CHANG Changyuan,?? ?? WEI Tongli.Comparison of High Speed Multipliers[J].Journal of Electron Devices,2003,26(1):42-45. |
| |
| Authors: | YING Zheng ?? ?? WU Jin ?? ?? CHANG Changyuan ?? ?? WEI Tongli |
| |
| Affiliation: | Southeast University |
| |
| Abstract: | Four high speed multiplier architectures are proposed in this paper. They are the array multiplier, the modified Booth multiplier, the Wallace tree multiplier and the MBA WT multiplier. Their performances have been compared with each other. It is the conclusion that area, speed and power should be traded off based on the application, when chosen the multiplier. |
| |
| Keywords: | multiplier modified booth algorithm wallace tree carry save adder 4:2 compressor |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
