| 用分离栅极闪存单元实现可编程逻辑阵列 |
| |
| 作者姓名： | Henry Om'mani Mandana Tadayoni Nitya Thota Ian Yue Nhan Do |
| |
| 作者单位： | Microchip Technology, Inc.的子公司 Silicon Storage Technology 450 Holger Way San Jose,California 95134,USA |
| |
| 摘 要： | 我们开发了一种新型可配置逻辑阵列测试结构,它采用高度可伸缩且兼具功耗低和配置时间短两大优势的第3代分离栅极闪存单元。此分离栅极Super Flash配置元件(SCE)已通过90nm嵌入式闪存技术进行了演示。得到的SCE消除了对深奥的制造工艺、检测和SRAM电路的需求,并缩短了可编程阵列(PA)(例如,FPGA和CPLD)的配置时间。此外,SCE本身还具有SST分离栅极闪存技术的优点,包括紧凑的区域、低电压读操作、低功耗多晶硅间(pol y-t o-pol y)擦除、源极侧通道热电子(SSCHE)注入编程机制以及超高的可靠性。
|
| 关 键 词： | CPLD FPGA 可编程逻辑阵列 分离栅极闪存 |
| 本文献已被 CNKI 维普 等数据库收录！ |
|
