|
|||||
|
|
| 0.35μm CMOS 8.5GHz 1∶8分频器的设计 | |
| 作者姓名： | 陆建华 王志功 田磊 陈海涛 谢婷婷 陈志恒 董毅 谢世钟 |
| 作者单位： | 东南大学射频与光电集成电路研究所,南京,210096;清华大学电子工程系,北京,100084 |
| 基金项目： | 国家高技术研究发展计划(863计划) |
| 摘 要： | 实现了一个基于触发器结构用0.35μm CMOS工艺实现的1∶8分频器.它由3级1∶2 分频器单元组成,其中第一级为动态分频器,决定了整个芯片的性能,第二、三级为静态分频器,在低频下能稳定工作.分频器采用源极耦合逻辑电路,并在传统的电路结构上进行改进,提高了电路的性能.测试的结果表明,芯片工作速率超过8.5GHz,工作带宽大于2GHz.电路在3.3V电源电压下工作,每个1∶2分频器单元的功耗约为11mW,面积为35μm×50μm.该芯片可应用于高速射频或光电收发机系统中. |
| 关 键 词： | 分频器 触发器 CMOS 集成电路 |
| 本文献已被 万方数据 等数据库收录！ | |