基于时间累加器的二阶ΔΣ时间数字转换器

提出以一个可获得高的分辨率和宽的信号带宽的二阶ΔΣ时间数字转换器(TDC),TDC基于门控环形振荡器型TDC并结合时间差加法器构成的时间累加器实现了二阶量化噪声整形。采用SMIC 28nm工艺设计,Spectre仿真结果表明,在1 M带宽内噪声底约为-82 d Bps~2/Hz,等效到50 Ms/s奈奎斯特率型TDC的分辨率约为2 ps,功耗取决于输入时间间隔,在测量间隔1ns时功耗约为1.19 mW。受到结构限制,这种类型时间数字转换器输入范围较小。