|
|||||
|
|
| 高频数字抽取滤波器的设计 | |
| 作者单位： | ;1.南开大学电子信息与光学工程学院 |
| 摘 要： | 设计了采样频率为640 MHz、过采样率为64的高频数字抽取滤波器。该数字抽取滤波器由CIC(Cascaded Integrator Comb)滤波器(降16倍)、CIC补偿滤波器(降2倍)和半带滤波器(降2倍)组成。为了实现高频工作,CIC滤波器采用两级结构,第一级采用多相分解技术,使大部分结构工作在较低时钟频率下,极大地降低了CIC的功耗,第二级采用传统结构。CIC补偿滤波器使信号通带平坦,半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能,搭建了四阶前馈—反馈结构ΣΔ调制器,作为数字抽取滤波器的输入,最终在输入信号频率为0.5 MHz时,数字抽取滤波器输出的信噪比为97.40 dB。 |
| 关 键 词： | ΣΔ调制器 数字抽取滤波器 CIC滤波器 |
Design of high-frequency digital decimation filter |
|
| Abstract: | |
| Keywords: | |