| RFID ASK100%、10%调制时钟产生电路设计 |
| |
| 引用本文： | 杨俊焱,戴宇杰,张小兴,吕英杰,樊勃.RFID ASK100%、10%调制时钟产生电路设计[J].微纳电子技术,2008,45(5):302-306. |
| |
| 作者姓名： | 杨俊焱 戴宇杰 张小兴 吕英杰 樊勃 |
| |
| 作者单位： | 南开大学,微电子所,天津,300071 |
| |
| 摘 要： | 设计了一种时钟产生电路,该电路采用基于低功耗锁相环(PLL)的方法,用于产生13.56MHz ASK100%、10%调制射频卡所需要的时钟。针对射频识别(RFID)系统,锁相环采取了特殊的设计。本电路作为模块可应用于符合ISO/IEC15693、ISO/IEC18000-3标准的非接触IC卡中。通过Cadence spectre软件,使用0.35μm互补金属氧化物半导体(CMOS)工艺模型进行验证。仿真结果显示:电路采用3.3V电源供电时,100%调制载波幅度为0%时,总工作电流仅为17μA。
|
| 关 键 词： | 射频识别 锁相环 幅度调制 时钟产生 互补金属氧化物半导体 |
| 文章编号： | 1671-4776(2008)05-0302-05 |
| 修稿时间： | 2008年1月18日 |
Design of a Clock Generator for RFID with ASK 100%,10% Modulation |
| |
| Yang Junyan,Dai Yujie,Zhang Xiaoxing,Lv Yingjie,Fan Bo.Design of a Clock Generator for RFID with ASK 100%,10% Modulation[J].Micronanoelectronic Technology,2008,45(5):302-306. |
| |
| Authors: | Yang Junyan Dai Yujie Zhang Xiaoxing Lv Yingjie Fan Bo |
| |
| Abstract: | A clock generator based on the low power phase-locked loop(LLP),which is capable of generating clock for radio frequency identification(RFID) with ASK 100% and 10% modulation was designed.The PLL was designed specially in order to be used in RFID systems.It can be used in the contactless smart card in accordance with ISO/IEC 15693、ISO/IEC 18000-3 stan-dards.The circuit design was realized in0.35μm CMOS technology.The simulation shows that the total current consumption is only 17 μA at3.3 V with ASK 100% modulation of 0% amplitude. |
| |
| Keywords: | RFID(radio frequency identification) PLL(phase-locked loop) ASK(amplitude shift keying) modulation clock generator CMOS(complementary metal-oxide-semiconductor) |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
