时钟芯片的低功耗设计 |
| |
引用本文: | 薛立勤,应建华,颜学超,邹雪城.时钟芯片的低功耗设计[J].电子技术应用,2004,30(7):74-76. |
| |
作者姓名: | 薛立勤 应建华 颜学超 邹雪城 |
| |
作者单位: | 武汉华中科技大学图像识别与人工智能研究所,图像信息处理与智能控制教育部重点实验室,430074;武汉华中科技大学电子科学与技术系,430074 |
| |
摘 要: | 在时钟芯片设计的各个层次上深入探讨了影响时钟芯片功耗的主要因素,确定了电路功耗主要来源与振荡电路和分频电路。在电路实现过程中,通过采用不同工作电压和对主要功耗电路的结构和参数进行优化设计等多种手段来控制功耗。通过1.2滋m工艺流片验证,在工作电压为5V时,芯片工作电流为0.17mA,实现了低功耗时钟芯片的设计。
|
关 键 词: | 时钟芯片 功耗 CMOS 工艺 |
修稿时间: | 2004年2月28日 |
本文献已被 CNKI 万方数据 等数据库收录! |
|