基于FPGA的高速数据串口采集系统设计 |
| |
引用本文: | 翟伟,纪元法,孙希延,徐亚宁.基于FPGA的高速数据串口采集系统设计[J].桂林电子科技大学学报,2013(4):275-278. |
| |
作者姓名: | 翟伟 纪元法 孙希延 徐亚宁 |
| |
作者单位: | 桂林电子科技大学信息与通信学院 |
| |
基金项目: | 国家自然科学基金(61062003,61162007,61271284,61261033) |
| |
摘 要: | 为了实现对高速数据的采集和分析,设计了一种以FPGA为核心逻辑控制模块和串口传输技术的高速数据采集系统。设计采用AD9233模数转换芯片和CycloneII系列的FPGA芯片。FPGA模块的设计采用Verilog HDL硬件描述语言实现,在QuartusII和ModelSim工具中实现软件设计和时序仿真验证。GPS信号的采集实验验证了该系统具有稳定性高、实时性强和准确度高等优点。
|
关 键 词: | FPGA 数据采集 串口通信 VerilogHDL |
本文献已被 CNKI 等数据库收录! |
|