基于FPGA的2底指数函数算法优化与实现

针对指数函数的常见硬件实现方法中存在的计算范围小、误差较大等问题，文中提出一种改进的多项式和查找表相结合的2底指数函数y=2^x的浮点硬件实现方法。优化算法采用区间划分的预处理方法将输入x压缩至(-1/512,1/512)后进行指数函数的泰勒级数展开，确保双精度浮点数格式下泰勒级数展开至x⁴项时精度达到10^-16,并通过优化中间数据存储策略，减少存储资源消耗。使用Verilog HDL在Xilinx公司的XC7K325T FPGA(Field Programmable Gate Array)上完成优化算法的硬件设计实现与性能测试。结果表明，在双精度浮点数所能表示的值域范围内，文中所设计的电路能够以较少的存储开销支持全定义域指数函数计算，计算精度不低于10^-16。