| 采用单元库嵌入方式提高VHDL模拟器速度的研究 |
| |
| 引用本文： | 陈东瑛,刘明业.采用单元库嵌入方式提高VHDL模拟器速度的研究[J].计算机辅助设计与图形学学报,2001,13(7):586-589. |
| |
| 作者姓名： | 陈东瑛 刘明业 |
| |
| 作者单位： | 北京理工大学ASIC研究所 |
| |
| 摘 要： | 基于实际的高级综合系统，研究了提高大规模VHDL设计的模拟验证速度的方法。通过对多种模拟算法的分析比较和对系统原有模拟机制与算法的研究,提出了将该系统的单元库嵌入模拟核心的方法。该方法的实现显著地提高VHDL模拟器对大规模设计的模拟速度达2－4倍，提高了系统实用性。
|
| 关 键 词： | 专用集成电路 单元库 嵌入方式 VHDL模拟器 |
| 修稿时间： | 2000年3月29日 |
Research on Acceleration of VHDL Simulator by Embedding System-Cell Library |
| |
| CHEN Dong,Ying,LIU Ming,Ye.Research on Acceleration of VHDL Simulator by Embedding System-Cell Library[J].Journal of Computer-Aided Design & Computer Graphics,2001,13(7):586-589. |
| |
| Authors: | CHEN Dong Ying LIU Ming Ye |
| |
| Abstract: | Measures to accelerate the simulation of large scale IC design, based on an actual high level auto synthesis system are explored. After analyzing and comparing various kinds of simulation algorithms as well as investigating the existing simulation form and algorithm, we finally embed the system\|cell library (IDEA) into simulator's core and accelerate the speed of VHDL simulator by 2 to 4 times. |
| |
| Keywords: | VHDL interpretive simulation hierarchy model system cell library(IDEA) embedded function |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
