|
|||||
|
|
| BPSK全数字接收机的内插性能仿真 | |
| 引用本文： | 孟利民,仇佩亮. BPSK全数字接收机的内插性能仿真[J]. 电路与系统学报, 2001, 6(4): 74-77 |
| 作者姓名： | 孟利民 仇佩亮 |
| 作者单位： | 1. 浙江工业大学,信息学院,浙江,杭州,310032;浙江大学信息与通信工程研究所,浙江,杭州,310027 2. 浙江大学,信息与通信工程研究所,浙江,杭州,310027 |
| 基金项目： | 浙江省自然科学基金资助项目(699001) |
| 摘 要： | 现代通信越来越依靠全数字处理技术，本文介绍了全数字接收机中的定时调整问题，并对BPSK全数字接收机的内插性能进行了仿真。 |
| 关 键 词： | 全数字接收机 内插性能仿真 BPSK |
| 文章编号： | 1007-0249(2001)04-074-05 |
| 修稿时间： | 2001-03-08 |
Performance Simulation by Interpolation for BPSK All-digital Receivers |
|
| MENG Li-min,,QIU Pei-liang. Performance Simulation by Interpolation for BPSK All-digital Receivers[J]. Journal of Circuits and Systems, 2001, 6(4): 74-77 | |
| Authors: | MENG Li-min QIU Pei-liang |
| Affiliation: | MENG Li-min1,2,QIU Pei-liang2 |
| Abstract: | All-digital processing technology is indispensable for modern communication. The problem of timing adjustment in All-digital receivers is elucidated. The interpolation performance of BPSK all-digital receivers is investigated through simulation. |
| Keywords: | all-digital receivers timing adjustment interpolation |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ | |