| 一种自适应可重构宽带低抖动锁相环时钟 |
| |
| 引用本文： | 邓涵,韦雪明,尹仁川,熊晓惠,蒋丽,侯伶俐.一种自适应可重构宽带低抖动锁相环时钟[J].微电子学,2023,53(1):89-94. |
| |
| 作者姓名： | 邓涵 韦雪明 尹仁川 熊晓惠 蒋丽 侯伶俐 |
| |
| 作者单位： | 广西无线宽带通信与信号处理重点实验室, 广西 桂林 541004;成都华微电子科技有限公司, 成都 610041 |
| |
| 基金项目： | 国家自然科学基金资助项目(62164003)；广西无线宽带通信与信号处理重点实验室主任基金(GXKL06200131,GXKL06190110)；大学生创新创业计划项目(201910595035) |
| |
| 摘 要： | 为满足不同速率的串行收发数据采样需求，基于可重构电荷泵阵列设计了一种低抖动宽带锁相环时钟。根据锁相环倍频系数，自适应匹配电荷泵阵列输出电流，实现了较宽频率变换的低抖动输出时钟。锁相环时钟采用40 nm CMOS工艺设计，面积为367.227*569.344μm2。测试结果表明，锁相环调谐范围为1～4 GHz,输出时钟均方根抖动为3.01 ps@1.25 GHz和3.98 ps@4 GHz,峰峰值抖动小于0.1UI。
|
| 关 键 词： | 可重构电荷泵 可重构分频器 自偏置锁相环 |
| 收稿时间： | 2022/2/16 0:00:00 |
A Wideband Low Jitter PLL Clock with Adaptive ReconfigurableCharge Pump |
| |
| DENG Han,WEI Xueming,YIN Renchuan,XIONG Xiaohui,JIANG Li,HOU Linli.A Wideband Low Jitter PLL Clock with Adaptive ReconfigurableCharge Pump[J].Microelectronics,2023,53(1):89-94. |
| |
| Authors: | DENG Han WEI Xueming YIN Renchuan XIONG Xiaohui JIANG Li HOU Linli |
| |
| Affiliation: | Guangxi Key Lab.of Wirel.Wideband Commun.and Signal Proc., Guilin, Guangxi 541004, P.R.China; Chengdu SINO Microelectronics Technology Co., Ltd., Chengdu 610041, P.R.China |
| |
| Abstract: | |
| |
| Keywords: | |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
