| 基于SAR-SS架构的图像传感器专用高速列级ADC设计 |
| |
| 引用本文： | 刘宇帆,刘炯晗,程禹,曲杨,钟国强,常玉春.基于SAR-SS架构的图像传感器专用高速列级ADC设计[J].半导体光电,2022,43(6):1119-1123. |
| |
| 作者姓名： | 刘宇帆 刘炯晗 程禹 曲杨 钟国强 常玉春 |
| |
| 作者单位： | 大连理工大学 微电子学院, 辽宁 大连 116024 |
| |
| 基金项目： | 国家自然科学基金项目(11975066)；大连市科学技术局项目(2020RT01).＊通信作者:常玉春E-mail:yuchun_chang@qq.com |
| |
| 摘 要： | 针对图像传感器中传统列级模数转换器(ADC)难以实现高帧频的问题,提出了一种由逐次逼近寄存器型(SAR)ADC和单斜坡型(SS)ADC组成的混合型高速列级ADC,使转换周期相较于传统的SS ADC缩短约97%；利用SAR ADC的电容实现像素的相关双采样(CDS),在模拟域做差,使CDS的量化时间缩短至一个转换周期,进一步提高了ADC的量化速度；为了保证列级ADC的线性度,提出了一种1bit冗余算法,可实现+0.13/-0.12 LSB的微分非线性和+0.18/-0.93 LSB的积分非线性。基于180nm CMOS工艺的仿真结果表明,该列级ADC在50MHz时钟下,转换周期仅为1μs,无杂散动态范围为73.50dB,信噪失真比为66.65dB,有效位数为10.78bit。
|
| 关 键 词： | 图像传感器 高速列级ADC 逐次逼近寄存器 ADC 单斜坡ADC 混合型ADC 相关双采样 |
| 收稿时间： | 2022/6/15 0:00:00 |
Design of High-speed Column-level ADC for Image Sensor Based on SAR-SS Architecture |
| |
| LIU Yufan,LIU Jionghan,CHENG Yu,Qu Yang,ZHONG Guoqiang,CHANG Yuchun.Design of High-speed Column-level ADC for Image Sensor Based on SAR-SS Architecture[J].Semiconductor Optoelectronics,2022,43(6):1119-1123. |
| |
| Authors: | LIU Yufan LIU Jionghan CHENG Yu Qu Yang ZHONG Guoqiang CHANG Yuchun |
| |
| Affiliation: | School of Microelectronics, Dalian University of Technology, Dalian 116024, CHN |
| |
| Abstract: | |
| |
| Keywords: | image sensor high-speed column-level ADC successive approximation register ADC single slope ADC hybrid ADC correlated double sampling |
|
| 点击此处可从《半导体光电》浏览原始摘要信息 |
|
点击此处可从《半导体光电》下载全文 |
|
