|
|||||
|
|
| 基于Verilog的顺序状态逻辑FSM的设计与仿真 | |
| 引用本文： | 成运,张波云.基于Verilog的顺序状态逻辑FSM的设计与仿真[J].微型机与应用,2004,23(6):22-24. |
| 作者姓名： | 成运 张波云 |
| 作者单位： | 1. 长沙国防科技大学计算机学院;湖南娄底学院计算机系,417000 2. 长沙国防科技大学计算机学院,410073 |
| 摘 要： | 以顺序状态逻辑有限状态机的设计为例,简要介绍了用Verilog语言进行集成电路设计的一般过程,并在ModelSim和DC环境下成功地进行了仿真和综合。 |
| 关 键 词： | Verilog 顺序状态逻辑 FSM |
| 修稿时间： | 2003年12月31 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |