基于FPGA的2M误码测试仪设计 |
| |
引用本文: | 段颖妮.基于FPGA的2M误码测试仪设计[J].电子元器件应用,2009,11(8):52-57. |
| |
作者姓名: | 段颖妮 |
| |
作者单位: | 西安文理学院,陕西,西安,710065 |
| |
摘 要: | 根据2M误码测试仪的系统整体功能要求.给出了基于FPGA的2M误码测试仪的系统硬件架构和核心控制器FPGA内核的设计框架。重点介绍了系统硬件结构中E1接口的设计方法和软件中的系统时钟模块、测试序列发生模块、位同步信号提取模块和帧同步信号检测模块的FPGA设计方法。同时以Ahera的QuartusⅡ软件为开发平台,给出了部分模块的仿真波形图。
|
关 键 词: | 2M误码测试仪 E1接口 FPGA内核设计 VHDL编程 |
本文献已被 维普 万方数据 等数据库收录! |
|