|
|||||
|
|
| SDDR存储器: 新型存储架构设计 | |
| 引用本文： | 鲍丽娜,张威,张刚.SDDR存储器: 新型存储架构设计[J].电光与控制,2014,21(6):99. |
| 作者姓名： | 鲍丽娜 张威 张刚 |
| 作者单位： | 鲍丽娜:太原理工大学信息工程学院, 太原030024 张威:太原理工大学信息工程学院, 太原030024 张刚:太原理工大学信息工程学院, 太原030024 |
| 摘 要： | 迄今为止, SDRAM存储器的扩容完全依赖于半导体工艺水平的升级, 而提速取决于对时钟的利用方式。DDR3 SDRAM已达8倍速率, 再提速已很困难。提出一种新型串行访问的SDDR存储器结构和片内串行只写总线, 将DDR存储器封装成消息连接的构件, 将访问存储器的命令、地址和数据等信息打成消息报包, 经片内串行只写总线与构件化的DDR存储器交换信息。SDDR存储器减少了引脚, 连接简单并且抗干扰能力强、可靠性高, 易于扩容和进一步提升时钟速率, 具有明显的实用前景。 |
| 关 键 词： | 存储器 DDR SDDR 串行只写总线 消息包 |
| 收稿时间： | 2013/11/1 |
SDDR Memory:A New Type of Memory Architecture |
|
| Abstract: | |
| Keywords: | memory DDR SDDR serial only write bus package |