| 亚微米门阵列ASIC中地弹噪声降低技术 |
| |
| 引用本文： | 韩磊, 张丹华, 于宗光,.亚微米门阵列ASIC中地弹噪声降低技术[J].电子器件,2006,29(2):413-415. |
| |
| 作者姓名： | 韩磊 张丹华 于宗光 |
| |
| 作者单位： | 中国电子科技集团公司第五十八所,江苏,无锡,214035;清华大学电子工程系,北京,100084 |
| |
| 摘 要： | 由封装电感引起的地弹效应对亚微米门阵列ASIC电路的影响，对门阵列母片的结构和应用情况进行了分析，在逻辑设计、库单元设计、库单元结构、门阵列结构等方面提出了多种改进方法来抑制地弹噪声，并将这些改时方法应用在乘法器电路的改版设计中．取得了非常好的效果
|
| 关 键 词： | 门阵列 专用集成电路 地弹效应 降低 |
| 文章编号： | 1005-9490（2006）02-0413-03 |
| 收稿时间： | 2005-09-12 |
| 修稿时间： | 2005-09-12 |
Reducing Technology of Ground-Bound Noise in Sub-Micro Gate-Array ASIC |
| |
| HAN Lei,ZHANG Dan-hu,YU Zong-guang..Reducing Technology of Ground-Bound Noise in Sub-Micro Gate-Array ASIC[J].Journal of Electron Devices,2006,29(2):413-415. |
| |
| Authors: | HAN Lei ZHANG Dan-hu YU Zong-guang |
| |
| Affiliation: | 1. The 58th Research Institute of China Electronic Technology Group , Wuxi Jiangsu 214035, China; 2. Department of Electronic Engineering of Tsinghua University, Beijing 10084 ,China |
| |
| Abstract: | Summarized that how Ground-Bounce noise which arose from package inductance affected sub-micron gate-array ASIC ;Analyzed gate-array structure and application of gate-array,advanced some improved technique to reduce Groumd-Bounce noise at logic design,library cell structure ,gate-array structure And applied this technique to correct a design of multiplication IC,acquired very good result. |
| |
| Keywords: | gate-array ASIC ground-bound noise reduction |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《电子器件》浏览原始摘要信息 |
|
点击此处可从《电子器件》下载全文 |
