|
|||||
|
|
| 基于双核Nios Ⅱ系统的数字预失真器设计 | |
| 作者姓名： | 曾德军 石栋元 李金政 夏威 何子述 |
| 作者单位： | 1.电子科技大学电子工程学院,四川 成都,611731;2.电子科技大学电子工程学院,四川 成都,611731;3.电子科技大学电子工程学院,四川 成都,611731;4.电子科技大学电子工程学院,四川 成都,611731;5.电子科技大学电子工程学院,四川 成都,611731 |
| 基金项目： | 国家自然科学基金,中央高校基本科研业务费专项资金资助,粤港关键领域重点突破项目,四川省科技支撑计划 |
| 摘 要： | 设计了一种基于双核Nios Ⅱ系统的数字预失真器(DPD).在FPGA中构建多查找表结构,实现了基于记忆多项式模型的DPD;采用双核处理器完成并行RLS算法处理,保证了DPD模型参数提取过程的执行效率.实验结果证明,该系统能够对功放的非线性进行较好补偿. |
| 关 键 词： | FPGA数字预失真器(DPD) 功率放大器(PA) 片上可编程系统(SoPC) 双核NiosⅡ 并行递归最小二乘(RLS)算法 |
| 本文献已被 CNKI 万方数据 等数据库收录！ | |