|
|||||
|
|
| 基于FPGA+DDS的位同步时钟恢复设计与实现 | |
| 引用本文： | 苏淑靖,吴征. 基于FPGA+DDS的位同步时钟恢复设计与实现[J]. 电子技术应用, 2014, 0(8) |
| 作者姓名： | 苏淑靖 吴征 |
| 作者单位： | 中北大学电子测试国家重点实验室; |
| 摘 要： | 针对目前常用位同步时钟恢复电路即超前-滞后型锁相环和1位同步器两种方法的不足之处,提出了一种使用DDS原理实现的快速时钟恢复方案。该方案采用DDS技术作为高精度任意分频单元,并在此基础上结合两种方法的优点,完成了位同步时钟恢复的改进设计。该方法适用频率范围宽,同步速度快,同步精度高,能够有效地降低频差的影响。给出了方案设计原理及实现方法,使用FPGA完成设计并对其性能做了分析及仿真、测试。 |
| 关 键 词： | FPGA DDS 任意分频 时钟恢复 |
Design of clock recovery based on FPGA+DDS |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 CNKI 等数据库收录！ | |