| 一种应用VHDL语言设计有限状态机控制器的方法 |
| |
| 引用本文： | 牛斌,马利,张玉奇.一种应用VHDL语言设计有限状态机控制器的方法[J].微处理机,2003(2):19-21. |
| |
| 作者姓名： | 牛斌 马利 张玉奇 |
| |
| 作者单位： | 辽宁大学信息科学与技术学院,沈阳,110036 |
| |
| 摘 要： | 本文对利用VHDL语言设置有限状态机控制器的过程进行系统的论述，通过对控制器控制对象的时序分析，抽象出控制器的行为描述，并划分控制器的状态，在此基础上，针对ADC0809模数转换器的控制器进行设计，并通过了系统仿真和逻辑分析仪测试，从而给出了利用VHDL语言设计有限状态机控制器的一种方法。
|
| 关 键 词： | VHDL语言 设计 有限状态机 控制器 模数转换器 ADC0809 |
| 修稿时间： | 2002年12月19 |
A Kind of Method to Design the Finite State Machine Controller with VHDL Language |
| |
| Niu Bin,et al.A Kind of Method to Design the Finite State Machine Controller with VHDL Language[J].Microprocessors,2003(2):19-21. |
| |
| Authors: | Niu Bin |
| |
| Abstract: | This article systemically states the process of establishing the Finite State Machine.By analyzing the timing of the controlled objection,the controller's behavioral statement can been abstract and its state can been carved up too.Based on it,design the ADC0809's controller.The project has passed the systemic simulation and the test of the logic analyzer.So a kind of method to design the finite state machine controller with VHDL language is proposed. |
| |
| Keywords: | controller finite state machine timing |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
