| 一种用于DRSSADC电路的积分器设计 |
| |
| 引用本文： | 王建设,黄鲁,艾万朋.一种用于DRSSADC电路的积分器设计[J].微电子学与计算机,2007,24(7):139-141. |
| |
| 作者姓名： | 王建设 黄鲁 艾万朋 |
| |
| 作者单位： | 中国科技大学,电子科学与技术系,安徽,合肥,230027 |
| |
| 摘 要： | 介绍了一种用于DRSSADC(dual-ramp-single-slop analog to digital converter)电路的积分器设计,该积分器电路采用全差分结构,主要包含了折叠共源共栅运算放大器和改进型开关电路。在分析积分器原理的基础上,主要讲述了改进型开关电路和折叠共源共栅运算放大器的设计。在0.35μm CMOS工艺下,3V电源电压,对折叠共源共栅运算放大器进行了HSPICE仿真。仿真结果表明,该电路的直流增益64.5dB、单位增益带宽7MHz,相位裕度85°,功耗仅为87.5μW,适用于DRSSADC。
|
| 关 键 词： | 积分器 运算放大器 折叠共源共栅 |
| 文章编号： | 1000-7180（2007）07-0139-03 |
| 修稿时间： | 2006-08-17 |
An Integrator Design for DRSSADC Circuits |
| |
| WANG Jian-she,HUANG Lu,AI Wan-peng.An Integrator Design for DRSSADC Circuits[J].Microelectronics & Computer,2007,24(7):139-141. |
| |
| Authors: | WANG Jian-she HUANG Lu AI Wan-peng |
| |
| Affiliation: | Department of Electronic Science and Technology, USTC, Hefei 230027, China |
| |
| Abstract: | |
| |
| Keywords: | DRSSADC |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
