| 一种基于新型自适应校准技术的小数频率综合器的设计 |
| |
| 引用本文： | 郑立博,解昊炜,王贵宇,赵科伟,郭宇锋,刘轶.一种基于新型自适应校准技术的小数频率综合器的设计[J].微电子学,2023,53(2):247-254. |
| |
| 作者姓名： | 郑立博 解昊炜 王贵宇 赵科伟 郭宇锋 刘轶 |
| |
| 作者单位： | 1. 南京邮电大学 电子与光学工程学院, 南京 210003;2. 南京邮电大学 射频集成与微组装国家地方联合工程实验室, 南京 210003 |
| |
| 基金项目： | 南京邮电大学引进人才科研启动基金(NY221015)；江苏省研究生科研与实践创新计划项目(KYCX22_0924) |
| |
| 摘 要： | 基于EPC Class-1 Generation-2协议规定，对工作于全球UHF RFID频段的频率综合器的设计指标进行了分析。采用标准0.18μm CMOS工艺，集成自适应频率校准模块设计了一种新颖的低相位噪声、快速锁定的小数频率综合器。其中，LC-VCO基于无尾电流源式设计，利用二次谐波滤波技术显著降低了带内相位噪声；自适应频率校准电路则区别于传统的二进制比较法，基于新颖的逐次比较法以减小VCO的4位数控逻辑电压的比较次数，因而可以快速确定VCO的控制字并缩短锁定时间。仿真结果表明，自适应校准阶段的时间仅约6.3μs,环路整体锁定时间低于23.2μs, 100 kHz频偏处的相位噪声性能为-106.3 dBc/Hz, 1 MHz频偏处为-126.1 dBc/Hz,整体功耗为84 mW。与最近发布的先进的CMOS小数频率综合器的性能相比，所设计的小数频率综合器实现了更优的相位噪声性能，同时能以较短的锁定时间以及较低的功耗工作。
|
| 关 键 词： | 小数频率综合器 自适应校准电路 混合集成电路 |
| 收稿时间： | 2022/4/29 0:00:00 |
Design of a Fractional-N Frequency Synthesizer Using a Novel Adaptive Calibration Technology |
| |
| ZHENG Libo,XIE Haowei,WANG Guiyu,ZHAO Kewei,GUO Yufeng,LIU Yi.Design of a Fractional-N Frequency Synthesizer Using a Novel Adaptive Calibration Technology[J].Microelectronics,2023,53(2):247-254. |
| |
| Authors: | ZHENG Libo XIE Haowei WANG Guiyu ZHAO Kewei GUO Yufeng LIU Yi |
| |
| Affiliation: | 1. College of Electronic and Optical Engineering, Nanjing University of Posts and Telecommunications, Nanjing 210003, P. R. China;2. National and Local Joint Engineering Laboratory of RF Integration and Micro-Assembly Technology, Nanjing University of Posts and Telecommunications, Nanjing 210003, P. R. China |
| |
| Abstract: | |
| |
| Keywords: | fractional-N frequency synthesizer adaptive calibration circuit hybrid integrated circuit |
|
| 点击此处可从《微电子学》浏览原始摘要信息 |
|
点击此处可从《微电子学》下载全文 |
|
