| 标准单元版图综合工具PLS |
| |
| 引用本文： | 詹志勇,贺祥庆.标准单元版图综合工具PLS[J].微电子学与计算机,2000,17(4):42-46. |
| |
| 作者姓名： | 詹志勇 贺祥庆 |
| |
| 作者单位： | 清华大学微电子学研究所,北京100084 |
| |
| 摘 要： | 文章介绍了一种标准单元版图综合工具（ｃｅｌｌ ｌａｙｏｕｔ ｓｙｎｔｈｅｓｉｓ ｓｙｓｔｅｍ），这是一种完全自动化的ＥＤＡ工具，它能根据输入单元电路网表和设计规则及单元库高度等参数自动生成符合设计要求且满足设计规则的单元版图。系统采用了改进的布图模式，得出了面积和电性能更加优化的单元版图。文中介绍了系统的设计流程，分析了系统采用的核心布局布线算法，以及在算法实现过程中为适应单元版图的特点和提高效率
|
| 关 键 词： | 标准单元 CAD 集成电路 版图综合工具 PLC |
| 修稿时间： | 1999-04-28 |
Automatic Layout Synthesis System -PLS |
| |
| Zhan Zhi-yong,He Xiang-qing.Automatic Layout Synthesis System -PLS[J].Microelectronics & Computer,2000,17(4):42-46. |
| |
| Authors: | Zhan Zhi-yong He Xiang-qing |
| |
| Affiliation: | Zhan Zhi-yong
,He Xiang-qing
;(Institute of Microelectronics Tsinghua University,Beijing 100084) |
| |
| Abstract: | PLS: an Automatic Layout Synthesis System for standard cell library is presented in this paper. In this tool, input is the netlist of cell circuits and output is the layout in CIF format. We discuss the layout style employed by PLS and address it's different from the traditional style. The placement and routing algorithms are also introduced here. |
| |
| Keywords: | Standard cell Layout generator automation CAD |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
