|
|||||
|
|
| 一种高速数字信号并行处理机的结构方案 | |
| 引用本文： | 吕登平.一种高速数字信号并行处理机的结构方案[J].微机发展,1997,7(6):17-19. |
| 作者姓名： | 吕登平 |
| 作者单位： | 中国建设银行深圳分行!广东省深圳市，518001 |
| 摘 要： | 现代数字满号处理技术对处理速度的要求越来越高，单个处理机已难以满足赛集运算的速度要求．本文在采用并行机虚拟实现神经网络的应用背景下，简要介绍了TMS320C40的待点和用它为成并行处理机时并行机系统拓扑结构上的优化考虑． |
| 关 键 词： | 并行处理机 TMS32C40 神经网络 虚拟实现 拓扑结构 |
| 本文献已被 CNKI 维普 等数据库收录！ | |