| 一种功耗优化的均衡器结构设计 |
| |
| 引用本文： | 齐悦,李涵,辛茹,王沁.一种功耗优化的均衡器结构设计[J].微计算机信息,2007,23(35):266-267,299. |
| |
| 作者姓名： | 齐悦 李涵 辛茹 王沁 |
| |
| 作者单位： | 北京科技大学信息工程学院,北京,100083 |
| |
| 摘 要： | 本文提出了一种可动态开关运算器件的均衡器结构，使得在硬件实现时可以降低功耗。根据实际的信道环境通常都是变化的特点，在不同情况下动态改变均衡器中滤波器抽头的个数，在信道较好时将对结果几乎没有影响的抽头之乘法运算关掉，使得均衡器在以更少的抽头数目工作，以此达到降低功耗的目的。以DVB-C规定的多径信道为例，仿真结果显示，在保持性能不变时最多可减少15％以上的乘法运算。SNR损失O．2dB时最多可以关掉75％的乘法运算。在实际应用中可根据具体性能要求设计，该方法可灵活应用到类似设计中。
|
| 关 键 词： | 低功耗 均衡器 体系结构 集成电路 |
| 文章编号： | 1008-0570（2007）12-2-0266-02 |
| 收稿时间： | 2007-09-13 |
| 修稿时间： | 2007-11-15 |
A Power Optimized Equalizer Structure Design |
| |
| QI YUE,LI HAN,XIN RU,WANG QIN.A Power Optimized Equalizer Structure Design[J].Control & Automation,2007,23(35):266-267,299. |
| |
| Authors: | QI YUE LI HAN XIN RU WANG QIN |
| |
| Abstract: | |
| |
| Keywords: | low-power equalizer architecture VLSI |
| 本文献已被 维普 万方数据 等数据库收录！ |
|
