|
|||||
|
|
| 小数频率合成器中的脉冲吞除电路 | |
| 引用本文： | 韩金林.小数频率合成器中的脉冲吞除电路[J].电子技术,1987(6). |
| 作者姓名： | 韩金林 |
| 作者单位： | 上海天文台 |
| 摘 要： | 最基本的数字频率合成器实际上是一个整数数字式锁相环路,电路结构方框图如图1所示.压控振荡器(VCO)的输出频率f_vco经分频器(÷N)分频以后,与基准频率?比相.当环路锁定时有 |
| 本文献已被 CNKI 等数据库收录！ | |
|
||||||||||||||||||||
|
||||||||||||||||||||
|
||||||||||||||||||||
|
|
|
|
| 设为首页 | 免责声明 | 关于勤云 | 加入收藏 |
|
Copyright©北京勤云科技发展有限公司 京ICP备09084417号 |