|
|||||
|
|
| 门控时钟的低功耗设计技术 | |
| 引用本文： | 张永新,陆生礼,茆邦琴. 门控时钟的低功耗设计技术[J]. 微电子学与计算机, 2004, 21(1): 23-26 |
| 作者姓名： | 张永新 陆生礼 茆邦琴 |
| 作者单位： | 东南大学国家ASIC系统工程技术研究中心,南京,210096 |
| 摘 要： | 门控时钟是一种有效的低功耗设计技术，文章介绍了该技术的一种EDA实现方法。介绍了其设计思想和实现细节，重点对设计过程中存在可测性设计(DFT）以及时序分析、优化和验证等问题分别进行了详细分析，并给出了相应的解决方法，以使该技术更好地融入到常用的SoC设计流程当中，发挥更高的效率。 |
| 关 键 词： | 门控时钟 可测性设计 DFT 系统芯片 低功耗设计技术 寄存器 电路设计 集成电路 |
| 文章编号： | 1000-7180(2004)01-0023-04 |
| 修稿时间： | 2003-06-24 |
A Low-power Design Methodology Clock-gating |
|
| Abstract: | |
| Keywords: | |
| 本文献已被 维普 万方数据 等数据库收录！ | |