| 基于FPGA的IRIG—B（DC）码解码 |
| |
| 引用本文： | 卢韦明,卢韦平. 基于FPGA的IRIG—B（DC）码解码[J]. 现代电子技术, 2012, 35(11): 88-90 |
| |
| 作者姓名： | 卢韦明 卢韦平 |
| |
| 作者单位： | 1. 西安航光仪器厂,陕西西安,710119
2. 中兴通讯,陕西西安,710065 |
| |
| 摘 要： | 在分析了IRIG-B（DC）码码型特点的基础上，提出了一种IRIG-B（DC）时间码解码的设计方法。该方法由少量外围电路与一片现场可编程门阵列（FPGA）芯片组成，来实现对IRIG-B（DC）码的解码、1PPS信号输出、实时时间显示以及串行异步通信。与传统的方法相比，该设计方案具有体积小、成本低、工作稳定等优点，完全能够替代传统的B码机箱的功能。
|
| 关 键 词： | IRIGB（DC） FPGA 硬件描述语言 串行通信 |
Decoding of IRIG-B(DC) code based on FPGA |
| |
| LU Wei-ming , LU Wei-ping. Decoding of IRIG-B(DC) code based on FPGA[J]. Modern Electronic Technique, 2012, 35(11): 88-90 |
| |
| Authors: | LU Wei-ming LU Wei-ping |
| |
| Affiliation: | 1.Xi’an Hangguang Instrument Factory,Xi’an 710119,China;2.ZTE Corporation,Xi’an 710065,China) |
| |
| Abstract: | A decoding means of IRIG-B(DC) time code is proposed on the basis of analyzing the wave characteristics of IRIG-B(DC)code.This design is made up of peripheral circuits and FPGA to implement decoding of IRIG-B(DC) code and 1 pps signal output and real-time time display and serial asynchronous communication.Compared with traditional methods,it has lots of advantages such as smaller size,lower cost and more reliable stability,and can replace the main functions of traditional B-code device. |
| |
| Keywords: | |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
|
