| AES/Rijndael算法协处理器设计与实现 |
| |
| 引用本文： | 徐志军,周顺,谢波. AES/Rijndael算法协处理器设计与实现[J]. 电路与系统学报, 2007, 12(4): 37-40 |
| |
| 作者姓名： | 徐志军 周顺 谢波 |
| |
| 作者单位： | 解放军理工大学,通信工程学院,江苏,南京,210007 |
| |
| 摘 要： | AES／Rijndael算法是高性能的加密算法，具有极佳的抗攻击性能。文章提出了AES／Rijndael算法协处理器的半定制ASIC硬件实现方案，设计兼顾了处理速度与硬件资源耗费。其较高的加密强度，对于保护关键信息的安全具有很强的实用价值。方案在Cyclone系列FPGA芯片上实现，占用逻辑单元1400余个，综合仿真和实测的结果验证了本设计的正确性。
|
| 关 键 词： | 高级加密标准 Rijndael算法 半定制 专用集成电路 |
| 文章编号： | 1007-0249（2007）04-0037-04 |
| 修稿时间： | 2006-04-03 |
Design and implementation of AES/Rijndael algorithm coprocessor |
| |
| XU Zhi-jun,ZHOU Shun,XIE Bo. Design and implementation of AES/Rijndael algorithm coprocessor[J]. Journal of Circuits and Systems, 2007, 12(4): 37-40 |
| |
| Authors: | XU Zhi-jun ZHOU Shun XIE Bo |
| |
| Abstract: | |
| |
| Keywords: | AES Rijndael algorithm coprocessor half-customed ASIC |
| 本文献已被 维普 万方数据 等数据库收录！ |
