| 基于Verilog HDL的一种绝对值编码器实时读出算法 |
| |
| 引用本文： | 岳振,顾海峰,李范鸣.基于Verilog HDL的一种绝对值编码器实时读出算法[J].微型机与应用,2013,32(3). |
| |
| 作者姓名： | 岳振 顾海峰 李范鸣 |
| |
| 作者单位： | 中国科学院上海技术物理研究所,上海,200083 |
| |
| 基金项目： | 国家863计划资助项目，国家十二五国防预研项目 |
| |
| 摘 要： | 针对所设计的绝对值编码器读出电路板,用Verilog HDL设计了一种绝对值编码器实时读出程序.可以将编码器数据读入FPGA,并将编码器输出的普通二进制数据转换为角度值,最后驱动液晶显示屏实时读出角度值.经过测试,该程序能够稳定运行在电路板上,完全满足编码器数据在液晶显示屏上的实时读出.本程序基于模块化设计,易于移植.
|
| 关 键 词： | 线性变换 编码器 液晶显示屏驱动 Verilog HDL |
An absolute encoder real-time readout algorithm based on Verilog HDL |
| |
| Yue Zhen
,
Gu Haifeng
,
Li Fanming.An absolute encoder real-time readout algorithm based on Verilog HDL[J].Microcomputer & its Applications,2013,32(3). |
| |
| Authors: | Yue Zhen Gu Haifeng Li Fanming |
| |
| Abstract: | |
| |
| Keywords: | |
| 本文献已被 万方数据 等数据库收录！ |
|
