MOS模拟集成电路的噪声分析和低噪声设计 |
| |
引用本文: | 王国裕,南德恒.MOS模拟集成电路的噪声分析和低噪声设计[J].半导体学报,1986,7(1):24-32. |
| |
作者姓名: | 王国裕 南德恒 |
| |
作者单位: | 南京工学院电子研究所
(王国裕),清华大学微电子学研究所(南德恒) |
| |
摘 要: | 本文论述了MOS器件的噪声和电路噪声的分析方法,提出了MOS模拟集成电路的低噪声设计原则.对开关电容网络中的1/f噪声和抽样过程所产生的混叠噪声作了较详细的说明,并以MOS运算放大器单元电路、开关电容积分电路为例作了噪声分析与低噪声设计.最后介绍了实验单元电路及其实测结果.
|
本文献已被 CNKI 等数据库收录! |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|