| 5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计 |
| |
| 引用本文： | 张长春,王志功,施思,苗澎,田玲.5-Gb/s 0.18-μm CMOS集成时钟提取功能的2:1复接器设计[J].半导体学报,2009,30(9):095009-6. |
| |
| 作者姓名： | 张长春 王志功 施思 苗澎 田玲 |
| |
| 基金项目： | 国家高技术研究发展计划 No. 2007AA01Z2a5 |
| |
| 摘 要： | 摘要：采用SMIC 0.18um CMOS工艺设计并实现了一个5-Gb/s在片集成时钟提取功能的2:1复接器,且该时钟提取子电路具有自动相位对准功能.芯片面积为670um*780um.在1.8V电压下,总功耗为112 mW, 输入灵敏度在50 mV以下, 输出单端摆幅大于300 mV. 测试结果表明，该复接器能够在不需要任何外接元件、参考时钟或外部相位调整下可靠地工作在1.8 Gb/s至2.6 Gb/s之间的任何输入数据速率. 该芯片可被用在并行光互连系统中.
|
| 关 键 词： | 复接器 时钟提取 自动相位对准 鉴频鉴相器 压控振荡器 |
| 收稿时间： | 3/18/2009 7:29:36 PM |
| 修稿时间： | 5/11/2009 3:28:19 PM |
5-Gb/s 0.18-m CMOS 2 : 1 multiplexer with integrated clock extraction |
| |
| Zhang Changchun,Wang Zhigong,Shi Si,Miao Peng and Tian Ling.5-Gb/s 0.18-m CMOS 2 : 1 multiplexer with integrated clock extraction[J].Chinese Journal of Semiconductors,2009,30(9):095009-6. |
| |
| Authors: | Zhang Changchun Wang Zhigong Shi Si Miao Peng and Tian Ling |
| |
| Affiliation: | Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China;Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China;Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China;Institute of RF- & OE-ICs, Southeast University, Nanjing 210096, China;School of Science and Engineering, Southeast University, Nanjing 210096, China |
| |
| Abstract: | |
| |
| Keywords: | multiplexer clock extraction automatic phase alignment phase frequency detector voltage-controlled oscillator |
|
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
