| 一种用于FPGA的270MHz到1.5GHz可重构多功能锁相环时钟发生器 |
| |
| 引用本文： | 张辉,杨海钢,王瑜,刘飞,高同强.一种用于FPGA的270MHz到1.5GHz可重构多功能锁相环时钟发生器[J].半导体学报,2011,32(4):045010-6. |
| |
| 作者姓名： | 张辉 杨海钢 王瑜 刘飞 高同强 |
| |
| 作者单位： | 中国科学院电子学研究所,中国科学院电子学研究所,中国科学院电子学研究所,中国科学院电子学研究所,中国科学院电子学研究所 |
| |
| 基金项目： | 国家高技术研究发展计划 |
| |
| 摘 要： | 本文设计实现了一种用于FPGA芯片的可重构多功能的锁相环时钟发生器。该时钟发生器具有可配置的时钟发生和延时补偿两种模式，分别实现时钟倍频和相位对准的功能。输出时钟信号还具有可编程的相移和占空比调节等高级时钟变化功能。为了提高相位对准和相移的精度，本文设计了一种具有新的快速起振技术的压控振荡器。本文还提出了一种延时分割方法以提高用于实现相移和占空比调节功能的后端分频器的速度。整个时钟发生器使用0.13μm标准CMOS工艺设计制作。测试结果表明，能够实现270MHz到1.5GHz的宽调节范围，当锁定在1GHz时，整个电路功耗为18mW，rms抖动小于9ps，锁定时间为2μs左右。
|
| 关 键 词： | FPGA设计 时钟发生器 CMOS工艺 可重构 GHz 多功能 锁相环 操作模式 |
| 收稿时间： | 9/25/2010 2:41:39 PM |
A 270-MHz to 1.5-GHz CMOS PLL clock generator with reconfigurable multi-functions for FPGA |
| |
| Zhang Hui,Yang Haigang,Wang Yu,Liu Fei and Gao Tongqiang.A 270-MHz to 1.5-GHz CMOS PLL clock generator with reconfigurable multi-functions for FPGA[J].Chinese Journal of Semiconductors,2011,32(4):045010-6. |
| |
| Authors: | Zhang Hui Yang Haigang Wang Yu Liu Fei and Gao Tongqiang |
| |
| Affiliation: | Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China; Graduate University of the Chinese Academy of Sciences, Beijing 100049, China;Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China;Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China; Graduate University of the Chinese Academy of Sciences, Beijing 100049, China;Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China;Institute of Electronics, Chinese Academy of Sciences, Beijing 100190, China |
| |
| Abstract: | |
| |
| Keywords: | PLL clock generator reconfigurable VCO |
| 本文献已被 维普 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
