首页 | 本学科首页   官方微博 | 高级检索  
     

一个没有采用校准技术的12位分辨率100兆采样率的流水线模数转换器
引用本文:蔡小波,李福乐,张春,王志华.一个没有采用校准技术的12位分辨率100兆采样率的流水线模数转换器[J].半导体学报,2010,31(11):115007-5.
作者姓名:蔡小波  李福乐  张春  王志华
摘    要:本文给出了一个基于0.18um CMOS工艺的12bit 100MS/s的流水线ADC。其中第一级采用了3.5比特结构以降低对电容匹配的要求,采样保持放大器、第一级和第二级均采用了自举开关以改善ADC线性度,后级采用级缩减技术节省了功耗和面积。当输入信号频率为15.5MHz、采样率为100MHz时,该ADC达到了79.8dB的SFDR和10.5bit的有效位数。芯片采用1.8V电压供电,包含输出驱动的总功耗为112mW, 芯片面积为3.51mm2 。

关 键 词:模拟数字转换器  流水线  MS  互补金属氧化物半导体  校准  输出驱动器  ADC  工艺介绍
收稿时间:5/6/2010 11:21:57 AM
修稿时间:6/4/2010 10:38:55 AM

A 12 bit 100 MS/s pipelined analog to digital converter without calibration
Cai Xiaobo,Li Fule,Zhang Chun and Wang Zhihua.A 12 bit 100 MS/s pipelined analog to digital converter without calibration[J].Chinese Journal of Semiconductors,2010,31(11):115007-5.
Authors:Cai Xiaobo  Li Fule  Zhang Chun and Wang Zhihua
Affiliation:Institute of Microelectronics, Tsinghua University, Beijing 100084, China;Institute of Microelectronics, Tsinghua University, Beijing 100084, China;Institute of Microelectronics, Tsinghua University, Beijing 100084, China;Institute of Microelectronics, Tsinghua University, Beijing 100084, China
Abstract:
Keywords:pipelined ADC  multi-bit  opamp  reference
本文献已被 维普 等数据库收录!
点击此处可从《半导体学报》浏览原始摘要信息
点击此处可从《半导体学报》下载全文
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号