| 合理偏差驱动的时钟线网构造及优化 |
| |
| 引用本文： | 赵萌,蔡懿慈,洪先龙,刘毅.合理偏差驱动的时钟线网构造及优化[J].半导体学报,2003,24(4):438-444. |
| |
| 作者姓名： | 赵萌 蔡懿慈 洪先龙 刘毅 |
| |
| 作者单位： | 清华大学计算机科学与技术系 北京100084
(赵萌，蔡懿慈，洪先龙)，清华大学计算机科学与技术系 北京100084(刘毅) |
| |
| 基金项目： | 国家重点基础研究发展计划(973计划);G1998030403; |
| |
| 摘 要： | 提出了一种新的时钟布线算法 ,它综合了 top- down和 bottom- up两种时钟树拓扑产生方法 ,以最小时钟延时和总线长为目标 ,并把合理偏差应用到时钟树的构造中 .电路测试结果证明 ,与零偏差算法比较 ,该算法有效地减小了时钟树的总体线长 ,并且优化了时钟树的性能
|
| 关 键 词： | 合理偏差 时钟布线 时钟线网 时钟树 |
| 文章编号： | 0253-4177(2003)04-0438-07 |
| 修稿时间： | 2002年5月24日 |
Legitimate Skew Driven Clock Tree Routing and Optimization |
| |
| Abstract: | A new clock routing algorithm is proposed,which synthesizes top down and bottom up clock tree topology generation algorithms.This algorithm aims at minimum clock delay and total wire length and utilizes legitimate skew to construct a clock tree.The experimental results show that,compared with zero skew clock routing,this algorithm effectively reduces the total wire length of clock tree and optimizes the performance of clock tree. |
| |
| Keywords: | legitimate skew clock routing clock net clock tree |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
