| 高性能70nm CMOS器件 |
| |
| 引用本文： | 徐秋霞,钱鹤,等.高性能70nm CMOS器件[J].半导体学报,2001,11(2):134-139. |
| |
| 作者姓名： | 徐秋霞 钱鹤 等 |
| |
| 作者单位： | 中国科学院微电子中心一室,北京100029 |
| |
| 基金项目： | 国家攀登计划资助项目． |
| |
| 摘 要： | 首次在国内成功地制作了栅长为70nm的高性能CMOS器件。为了抑制70nm器件的短沟道效应同时提高它的驱动能力，采用了一些新的关键工艺技术，包括3nm的氮化栅氧化介质，多晶硅双栅电极，采用重离子注入的超阱倒掺杂沟道剖面，锗预无定形注入加低能注入形成的超浅源漏延伸区，以及锗预无定形注入加特殊清洗处理制备薄的、低阻自对准硅化物等。CMOS器件的最短的栅长（即多晶硅栅条宽度）只有70nm，其NMOS的阈值电压、跨导和关态电流分别为0.28V、490mS/m和0.08nA/um；而PMOS阈值电压、跨导和有关电流分别为-0.3V、340mS/mm和0.2nA/um。并研制成功了100nm栅长的CMOS57级环形振荡器，其在1.5V、2V和3V电源电压下的延迟分别为23.5ps/级、17.5ps/级和12.5ps/级。
|
| 关 键 词： | CMOS器件 源漏延伸区 氮化栅氧化介质 锗预无定形注入 自对准硅化物 |
| 文章编号： | 0253-4177（2001）02-0134-06 |
| 修稿时间： | 2000年8月21日 |
High Performance 70nm CMOS Devices |
| |
| XU Qiu-xia.High Performance 70nm CMOS Devices[J].Chinese Journal of Semiconductors,2001,11(2):134-139. |
| |
| Authors: | XU Qiu-xia |
| |
| Abstract: | |
| |
| Keywords: | high performance 70nm CMOS device S/D extension nitrided gate oxide Ge PAI SALICIDE |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
