| 可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法 |
| |
| 引用本文： | 菅洪彦,唐珏,唐长文,何捷,闵昊.可缩放的开路通路地屏蔽电感在片测试结构去嵌入方法[J].半导体学报,2005,26(8):1656-1661. |
| |
| 作者姓名： | 菅洪彦 唐珏 唐长文 何捷 闵昊 |
| |
| 作者单位： | 复旦大学专用集成电路与系统国家重点实验室,上海,200433;复旦大学专用集成电路与系统国家重点实验室,上海,200433;复旦大学专用集成电路与系统国家重点实验室,上海,200433;复旦大学专用集成电路与系统国家重点实验室,上海,200433;复旦大学专用集成电路与系统国家重点实验室,上海,200433 |
| |
| 基金项目： | 上海市科委资助项目
,
上海市应用材料研究与发展基金 |
| |
| 摘 要： | 建立了标准CMOS工艺电感在片测试寄生参量模型．实验验证了相同频率时，信号线寄生的串联电阻、串联电感、并联电容与信号线的长度成正比．进而针对不同外径电感到焊盘之间信号线长度不同，采用相同去嵌入结构引起测量误差，不同的测试去嵌入结构又大大增加芯片面积的问题，首次提出针对该信号线寄生参量的按比例缩放地屏蔽开路通路测试结构去嵌入解决方案．使用0.35μm两层多晶硅、四层互连线的CMOS工艺电感流片验证了该方法的有效性．
|
| 关 键 词： | 片上电感 按比例缩放 开路通路去嵌入 在片测试 |
| 文章编号： | 0253-4177（2005）08-1656-06 |
| 收稿时间： | 2004-12-09 |
| 修稿时间： | 2005-01-24 |
Scalable Ground-Shielded Open and Thru Fixtures Applied to Inductor De-Embedding |
| |
| Jian Hongyan,Tang Jue,Tang Zhangwen,He Jie,MIN Hao.Scalable Ground-Shielded Open and Thru Fixtures Applied to Inductor De-Embedding[J].Chinese Journal of Semiconductors,2005,26(8):1656-1661. |
| |
| Authors: | Jian Hongyan Tang Jue Tang Zhangwen He Jie MIN Hao |
| |
| Abstract: | |
| |
| Keywords: | on-chip inductor bi-directional scaling test fixtures with open and thru pads on-wafer measurement |
| 本文献已被 CNKI 维普 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
|
