| 一种低功耗低噪声自偏置锁相环电路 |
| |
| 引用本文： | 贾海珑,陈先敏,刘琦,冯光涛.一种低功耗低噪声自偏置锁相环电路[J].半导体学报,2015,36(10):105007-5. |
| |
| 作者姓名： | 贾海珑 陈先敏 刘琦 冯光涛 |
| |
| 摘 要： | 在飞速发展的物联网、可穿戴设备、医疗电子等小型化领域，小尺寸、低功耗是集成电路设计的重要指标。本文提出了一种低功耗、面积小、低相位抖动的锁相环电路。利用自偏置技术补偿锁相环的环路增益等参数，同时简化压控振荡器和电荷泵的电路结构，取得了面积、功耗、噪声以及环路稳定性的良好统一。该锁相环电路作为独立IP模块实现在SMIC 40nm工艺上，供电电压为2.5V/1.1V，最高输出频率至2.5GHz以上，总功耗为4.2mW，面积仅为0.02 mm2 (180um*110um)。
|
| 关 键 词： | self-biased PLL ring VCO low power compact area |
A self-biased PLL with low power and compact area |
| |
| Jia Hailong,Chen Xianmin,Liu Qi and Feng Guangtao.A self-biased PLL with low power and compact area[J].Chinese Journal of Semiconductors,2015,36(10):105007-5. |
| |
| Authors: | Jia Hailong Chen Xianmin Liu Qi and Feng Guangtao |
| |
| Affiliation: | Design Service Center, Semiconductor Manufacturing International (Shanghai) Corp., Shanghai 201203, China |
| |
| Abstract: | |
| |
| Keywords: | self-biased PLL ring VCO low power compact area |
| 本文献已被 万方数据 等数据库收录！ |
| 点击此处可从《半导体学报》浏览原始摘要信息 |
|
点击此处可从《半导体学报》下载全文 |
